1 電路設計原理框圖
該電路的基本原理框圖。它主要由晶體振蕩器為兩個可編程邏輯器件(isp1016E)提供4.096MHz的頻率信號，并經分頻產生1 kHz信號，然后將其作為計數器的時鐘觸發。三級開關信號(即系統中的解保信號)依次加到四光電耦合器上，其中第一級開關信號用于驅動可編程邏輯器件，其輸出信號經過驅動器轉換后，可將原來輸出端的高電平信號轉換為低電平信號，以解除系統第一級保險。
第二級開關信號經光耦隔離后用于驅動另一個可編程邏輯器件，該信號經判斷確認時序正確時，輸出信號經驅動器可產生低電平信號，以解除系統第二級保險。
當第三級開關信號到來并確認當前的三級開關信號時序關系正常后，系統便通過產生特定頻率和占空比的5 V TTL信號，以解除第三級保險，從而使系統進行高壓充電，此時引信處于待爆狀態。
當三級開關信號時序不正常時。以使特定頻率信號輸出端無輸出，從而使引信絕火。
2 方案設計
傳統數字電路中多由TTL和CMOS器件構成邏輯電路，這樣的系統大多存在邏輯器件數目多，電路復雜，板塊龐大等缺點。而可編程邏輯器件內部有大量的門電路(2000門)和觸發器，通過編程可以連接成各種中小規模的數字電路。這樣。寄存器、計數器、多路選擇、譯碼器等電路都很容易通過編程實現。另外，也可以利用可編程邏輯器件配套軟件中具備的宏單元庫，來編程完成高性能系統所要求的復雜邏輯功能。
由于混合集成特定頻率信號發生器的邏輯關系比較復雜，為此，本設計選用可編程邏輯器件來實現邏輯功能。以簡化設計難度。這樣，只要在計算機上輸入數字電路原理圖或用硬件描述語言描述數字電路，然后經過編譯，并將編譯后的數據文件下載到可編程邏輯器件上即可完成數字電路的設計，而且電路結構簡單，器件少，成本低，設計方便，不容易損壞，同時可大大增加系統的可靠性、減少系統體積。
